12-10-2016, 06:30
<r><ALIGN align="center"><s>
<br/>
<br/>
Le plus petit transistor du monde s'appuie sur des nanotubes de carbone et ne mesure qu'un petit nanomètre. L'équipe de chercheurs responsable de son développement tente, avec lui, de repousser les limites de la miniaturisation des processeurs. Un enjeu de taille.<br/>
<br/>
Des équipes de recherche du laboratoire Berkeley Lab ont annoncé avoir produit un transistor mesurant 1 nm de large, soit une taille 14 fois inférieure à ce que peuvent actuellement produire les meilleurs fabricants de semi-conducteurs comme Intel ou Samsung.<br/>
<br/>
Comme le soulève le billet du Berkely Lab qui a officialisé l'annonce dans les canaux grand public, il faut comparer cette taille de 1 nm (1 milliardième de mètre, soit 0,000 000 001 m) à l'épaisseur d'un cheveu, qui mesure 50.000 nm de large. Une performance réalisée, notamment, par l'utilisation de nanotubes de carbone et d'un substrat de disulfure de molybdène (MoS2), des structures plus tolérantes que les procédés actuels à base de silicium.<br/>
<br/>
Plus qu'une simple amélioration de laboratoire, cette performance est une piste pour que la miniaturisation des composants continue. Car les techniques de production actuelles se heurtent à un mur physique. Ou plutôt quantique.<br/>
<br/>
<SIZE size="150"><s></s>Le mur des 5 nm<e></e></SIZE><br/>
<br/>
De même que l'on scrute en permanence la vitesse de pointe qu'un humain pourra atteindre sur 100 m, la finesse de gravure des composants électroniques est elle aussi confrontée à des limites. Si par le passé les outils de production étaient les principaux freins, les progrès de cette dernière décennie ont mis en lumière des barrières physiques plus dures à contourner. Le mur à franchir annoncé est de 5 nm, une finesse en-dessous de laquelle des effets indésirables apparaissent : fuites d'électrons, effet tunnel, etc.<br/>
<br/>
Un transistor est un genre d'interrupteur qui laisse, ou pas, passer le courant. Or, lorsque l'on atteint les finesses de gravure les plus fines, on a du mal à déterminer avec précision si un transistor est en mode ON ou OFF car des effets quantiques apparaissent. A un niveau atomique, les lois de la physiques classique sont en effet bouleversées par celles de la mécanique quantique. Cet ensemble de lois perturbe notre lisibilité du courant électrique car les atomes et les électrons commencent à se comporter de manière hasardeuse. Un hasard intolérable : pour un processeur "classique" une valeur est égale à 0 ou 1, mais ces effets quantiques introduisent des notions de probabilité de valeur incompatibles avec l'électronique "normale".<br/>
<br/>
<SIZE size="150"><s></s>Pistes exploratoires<e></e></SIZE><br/>
<br/>
Ce que les équipes de Berkeley on réussi à créer, c'est un petit circuit dont les transistors font 1 nm de large. Elles ont, pour ce faire, eu recours à des composés des nanotubes de carbone, des molécules aux propriétés uniques mais difficiles à produire et un substrat de disulfure de molybdène (MoS2).<br/>
<br/>
Intéressante de manière exploratoire, cette démonstration de laboratoire se heurte cependant à la réalité de la production de masse : le procédé est hautement expérimental, les structures employées pour recevoir ce nouveau circuit électronique de 1 nm de large étant, paradoxalement, très volumineuses ! L'arrivée d'une telle technologie dans nos processeurs n'est donc pas pour l'année prochaine. Pourtant, dans le monde des semi-conducteurs, l'urgence de dépasser la barrière des 5 nm est bien là.<br/>
<br/>
<SIZE size="150"><s></s>Les limites de productions<e></e></SIZE><br/>
<br/>
Les différents fondeurs, c'est à dire les producteurs des galettes électroniques à la base des composants électroniques (processeurs, capteurs, etc.), ont pour habitude de communiquer leurs feuilles de route technologiques afin de permettre aux acteurs de l'industrie d'anticiper le design des produits. Ainsi, que ce soit Intel, GlobalFoundries (ex. AMD), Samsung, TSMC et les autres acteurs, tous publient leur vision sur 4 ou 5 ans. Dans l'état actuel des choses, seul TSMC annonce être capable de produire des puces à 5 nm d'ici 2020, les autres se limitant au mieux à 7 nm. Et au-delà ? Rien pour le moment.<br/>
<br/>
Il reste désormais à voir si les solutions développées en laboratoire par les scientifiques telles que les circuits à base de nanotubes mentionnés ici pourront, ou pas, dépasser les limites que nous impose la physique à l'heure actuelle. Un impératif si on veut maintenir la course à la puissance et à la miniaturisation que l'on connaît à l'heure actuelle.</r>
</s><SIZE size="150"><s></s>Le plus petit transistor du monde mesure 1 milliardième de mètre.<e></e></SIZE><e>
</e></ALIGN><br/>
<br/>
Le plus petit transistor du monde s'appuie sur des nanotubes de carbone et ne mesure qu'un petit nanomètre. L'équipe de chercheurs responsable de son développement tente, avec lui, de repousser les limites de la miniaturisation des processeurs. Un enjeu de taille.<br/>
<br/>
Des équipes de recherche du laboratoire Berkeley Lab ont annoncé avoir produit un transistor mesurant 1 nm de large, soit une taille 14 fois inférieure à ce que peuvent actuellement produire les meilleurs fabricants de semi-conducteurs comme Intel ou Samsung.<br/>
<br/>
Comme le soulève le billet du Berkely Lab qui a officialisé l'annonce dans les canaux grand public, il faut comparer cette taille de 1 nm (1 milliardième de mètre, soit 0,000 000 001 m) à l'épaisseur d'un cheveu, qui mesure 50.000 nm de large. Une performance réalisée, notamment, par l'utilisation de nanotubes de carbone et d'un substrat de disulfure de molybdène (MoS2), des structures plus tolérantes que les procédés actuels à base de silicium.<br/>
<br/>
Plus qu'une simple amélioration de laboratoire, cette performance est une piste pour que la miniaturisation des composants continue. Car les techniques de production actuelles se heurtent à un mur physique. Ou plutôt quantique.<br/>
<br/>
<SIZE size="150"><s></s>Le mur des 5 nm<e></e></SIZE><br/>
<br/>
De même que l'on scrute en permanence la vitesse de pointe qu'un humain pourra atteindre sur 100 m, la finesse de gravure des composants électroniques est elle aussi confrontée à des limites. Si par le passé les outils de production étaient les principaux freins, les progrès de cette dernière décennie ont mis en lumière des barrières physiques plus dures à contourner. Le mur à franchir annoncé est de 5 nm, une finesse en-dessous de laquelle des effets indésirables apparaissent : fuites d'électrons, effet tunnel, etc.<br/>
<br/>
Un transistor est un genre d'interrupteur qui laisse, ou pas, passer le courant. Or, lorsque l'on atteint les finesses de gravure les plus fines, on a du mal à déterminer avec précision si un transistor est en mode ON ou OFF car des effets quantiques apparaissent. A un niveau atomique, les lois de la physiques classique sont en effet bouleversées par celles de la mécanique quantique. Cet ensemble de lois perturbe notre lisibilité du courant électrique car les atomes et les électrons commencent à se comporter de manière hasardeuse. Un hasard intolérable : pour un processeur "classique" une valeur est égale à 0 ou 1, mais ces effets quantiques introduisent des notions de probabilité de valeur incompatibles avec l'électronique "normale".<br/>
<br/>
<SIZE size="150"><s></s>Pistes exploratoires<e></e></SIZE><br/>
<br/>
Ce que les équipes de Berkeley on réussi à créer, c'est un petit circuit dont les transistors font 1 nm de large. Elles ont, pour ce faire, eu recours à des composés des nanotubes de carbone, des molécules aux propriétés uniques mais difficiles à produire et un substrat de disulfure de molybdène (MoS2).<br/>
<br/>
Intéressante de manière exploratoire, cette démonstration de laboratoire se heurte cependant à la réalité de la production de masse : le procédé est hautement expérimental, les structures employées pour recevoir ce nouveau circuit électronique de 1 nm de large étant, paradoxalement, très volumineuses ! L'arrivée d'une telle technologie dans nos processeurs n'est donc pas pour l'année prochaine. Pourtant, dans le monde des semi-conducteurs, l'urgence de dépasser la barrière des 5 nm est bien là.<br/>
<br/>
<SIZE size="150"><s></s>Les limites de productions<e></e></SIZE><br/>
<br/>
Les différents fondeurs, c'est à dire les producteurs des galettes électroniques à la base des composants électroniques (processeurs, capteurs, etc.), ont pour habitude de communiquer leurs feuilles de route technologiques afin de permettre aux acteurs de l'industrie d'anticiper le design des produits. Ainsi, que ce soit Intel, GlobalFoundries (ex. AMD), Samsung, TSMC et les autres acteurs, tous publient leur vision sur 4 ou 5 ans. Dans l'état actuel des choses, seul TSMC annonce être capable de produire des puces à 5 nm d'ici 2020, les autres se limitant au mieux à 7 nm. Et au-delà ? Rien pour le moment.<br/>
<br/>
Il reste désormais à voir si les solutions développées en laboratoire par les scientifiques telles que les circuits à base de nanotubes mentionnés ici pourront, ou pas, dépasser les limites que nous impose la physique à l'heure actuelle. Un impératif si on veut maintenir la course à la puissance et à la miniaturisation que l'on connaît à l'heure actuelle.</r>
<t></t>
![[-]](https://www.tisi-fr.com/board/images/collapse.png)
